프로그램

2024

IDEC

Congress

일시 : 2024.07.09(화)
장소 : 대전 KAIST 학술문화관(E9) 5F
진행방식 : 현장 개최

초대글

시스템반도체 발전을 이끄는 동력, 사람! 그 가치를 높이기 위해 함께하는 행사입니다. idec

반도체설계교육센터(IDEC)은 시스템반도체 산업 발전을 위한 설계 인력 양성 관련하여 참여대학의 우수 연구 성과 전시 및 정보 교류의 장을 마련하고자 매년 Congress를 개최하고 있습니다.

최신 반도체 기술 동향 및 시장 전망에 대한 국내외 석학 초청 강연과 대학의 칩설계 전시, IDEC 성과보고, 정년 퇴임 및 신임 교수 소개 등의 자리를 마련하였습니다.

시스템반도체 산업을 이끌어갈 동력을 만들 수 있는 자리가 되도록 많은 관심과 참여를 부탁드립니다

진행일정

시간	주요 행사 (정근모컨퍼런스홀 5F)	전시 (존해너홀 5F)
08:30~	[등록]
09:10~10:25(75”)	[성과발표] [성과발표] CDC 우수팀 발표 좌장 : 조성환 교수(KAIST 전기및전자공학부)	09:10 ~ 14:50 [성과 전시] Chip Design Contest 설계 전시 [관련 전시] 신임교수 소개 12:20 ~ 13:00 [축하공연] 당근밴드 (IDEC Staff 활동 중)
10:25~10:35(10”)	[축사] 신용석 사장(Cadence Korea)
10:35~10:50(15”)	[IDEC 성과 보고] 박인철 소장(IDEC, KAIST 전기및전자공학부 교수)
10:50~11:00(10”)	[정년퇴임 교수 및 신임교수 교수 소개]
11:00~11:50(50”)	[초청강연I] Memory solutions in the era of generative AI 김경륜 상무(삼성전자 Memory 상품기획팀 DRAM 기획)
11:50~13:10(80”)	[점심식사] 패컬티 클럽(E5, 2층)
13:10~13:30(20”)	[전시관람 및 Coffee Break]
13:30~14:20(50”)	[초청강연II] SK하이닉스의 HBM 역사와 기술전망 박명재 부사장(SK하이닉스 HBM설계)
14:20~14:50(30”)	[시상식] 우수 참여 교수, 우수 강사, 우수 연구, CDC 우수팀 시상

11:00 ~ 11:50(50”) : 초청 강연 I

Memory solutions in the era of generative AI - 김경륜 상무(삼성전자 Memory 상품기획팀 DRAM 기획)
최근 AI는 빠른 속도로 발전하고 있고 이로 인해서 high speed memory solution에 대한 요구는 지속될 것으로 예상됩니다. 본 발표에서는 HBM으로 대표되는 AI 향 memory 제품 및 기술, 특히 HBM이 작년부터 서버 시장에서 왜 각광받고 있고 중요한지에 대해 기술적 배경 및 최근 시장에서 요구되고 있는 CHBM에 대하여도 설명할 것입니다. 또한 차세대 메모리 제품으로 삼성이 어떤 제품을 준비 중인지 이를 위해 적용 예상되는 new package 등 새로운 기술도 소개할 것입니다.
	김경륜은 2004년 카이스트 전자공학과를 졸업하고, Stanford 전자공학과에서 석사/박사(2006/2011) 학위를 받았다. 이후 삼성전자 메모리사업부 DRAM 설계팀과 NAND Flash 설계팀에서 근무하며 LPDDR4와 UFS 등 제품 개발 업무를 하였다. 그는 Memory Core 및 Low power 회로 설계 전문가이며, 현재는 삼성전자 상무로 재직하며 DDR5과 LPDDR5/6 및 HBM4/4E등 DRAM 제품 기획을 리딩하고 있다.

Memory solutions in the era of generative AI
- 김경륜 상무(삼성전자 Memory 상품기획팀 DRAM 기획)

최근 AI는 빠른 속도로 발전하고 있고 이로 인해서 high speed memory solution에 대한 요구는 지속될 것으로 예상됩니다. 본 발표에서는 HBM으로 대표되는 AI 향 memory 제품 및 기술, 특히 HBM이 작년부터 서버 시장에서 왜 각광받고 있고 중요한지에 대해 기술적 배경 및 최근 시장에서 요구되고 있는 CHBM에 대하여도 설명할 것입니다.
또한 차세대 메모리 제품으로 삼성이 어떤 제품을 준비 중인지 이를 위해 적용 예상되는 new package 등 새로운 기술도 소개할 것입니다.

김경륜은 2004년 카이스트 전자공학과를 졸업하고, Stanford 전자공학과에서 석사/박사(2006/2011) 학위를 받았다. 이후 삼성전자 메모리사업부 DRAM 설계팀과 NAND Flash 설계팀에서 근무하며 LPDDR4와 UFS 등 제품 개발 업무를 하였다. 그는 Memory Core 및 Low power 회로 설계 전문가이며, 현재는 삼성전자 상무로 재직하며 DDR5과 LPDDR5/6 및 HBM4/4E등 DRAM 제품 기획을 리딩하고 있다.

13:20 ~ 14:10(50”) : 초청 강연 II

SK하이닉스의 HBM 역사와 기술전망 - 박명재 부사장(SK하이닉스 HBM설계)
HBM(High-Bandwidth Memory)은 슈퍼컴퓨터 및 AI용 가속기 등 고성능을 필요로 하는 computing system에 사용되는 고부가가치 DRAM 제품입니다. 최근 machine-learning 붐의 배경에는 computing 기술의 발전이 있었고, 가장 빠른 DRAM인 HBM은 computing 기술의 한계 극복에 핵심적인 역할을 하고 있습니다. HBM의 높은 bandwidth를 구현하기 위해서는 다양한 요소기술과 고난이도의 설계적 기법이 필요합니다. 특히, 한 장의 logic die와 4장~16장의 DRAM die를 3D로 적층하는 복잡한 구조로 인하여 개발 난이도가 높습니다. SKhynix에서 2015년 첫 HBM 제품을 개발한 이래로 지난 8년 동안 5 세대의 HBM 제품이 개발되었고 6세대에 해당하는 HBM4 개발이 진행되고 있는데 해당 기간 동안 bandwidth는 12배가 증가하였고 power 효율은 3배가 개선되었습니다. 이러한 성능 개선을 위해 다양한 설계적 공정적 기술 혁신이 이루어져 왔으며, LLM을 비롯한 AI 기술의 급속한 발전에 대응하기 위해서는 HBM과 같은 high-end memory 제품의 성능 개선이 지속되어야 합니다. 하지만 HBM은 다양한 기술적 어려움에 봉착해 있습니다. 작은 interposer 위에서 bandwidth, power, capacity를 증가시키는 일은 기술적 한계에 이르러 있으며 발열 및 신뢰성 이슈도 심각해지고 있습니다. 이 강연은 SKhynix의 HBM 개발 과정을 돌아보고, 당면한 기술적 과제들과 향후 HBM의 발전 방향을 논의합니다. 그리고 PiM 및 3D solution 등 HBM 이후의 memory solution에 대해서도 간략히 다루도록 하겠습니다.
	Myeong-Jae Park received the B.S., M.S., and Ph.D. degrees from Seoul National University, Seoul, South Korea, in 2003, 2006, and 2014, respectively. He joined SK hynix, Icheon, Korea in 2014 where he led the design of HBM2E, HBM3 and HBM3E. He is currently in charge of the HBM Design division as the vice president. Prior to joining SK hynix, Dr. Park was with Anapass, Inc., Seoul, Korea as Principal Engineer from 2006 to 2010 where he invented AiPi(Advanced intra-panel interface). His research interests include 3D-DRAM, low-power mixed signal systems and their design methodologies.

SK하이닉스의 HBM 역사와 기술전망
- 박명재 부사장(SK하이닉스 HBM설계)

HBM(High-Bandwidth Memory)은 슈퍼컴퓨터 및 AI용 가속기 등 고성능을 필요로 하는 computing system에 사용되는 고부가가치 DRAM 제품입니다. 최근 machine-learning 붐의 배경에는 computing 기술의 발전이 있었고, 가장 빠른 DRAM인 HBM은 computing 기술의 한계 극복에 핵심적인 역할을 하고 있습니다.
HBM의 높은 bandwidth를 구현하기 위해서는 다양한 요소기술과 고난이도의 설계적 기법이 필요합니다. 특히, 한 장의 logic die와 4장~16장의 DRAM die를 3D로 적층하는 복잡한 구조로 인하여 개발 난이도가 높습니다.
SKhynix에서 2015년 첫 HBM 제품을 개발한 이래로 지난 8년 동안 5 세대의 HBM 제품이 개발되었고 6세대에 해당하는 HBM4 개발이 진행되고 있는데 해당 기간 동안 bandwidth는 12배가 증가하였고 power 효율은 3배가 개선되었습니다. 이러한 성능 개선을 위해 다양한 설계적 공정적 기술 혁신이 이루어져 왔으며, LLM을 비롯한 AI 기술의 급속한 발전에 대응하기 위해서는 HBM과 같은 high-end memory 제품의 성능 개선이 지속되어야 합니다.
하지만 HBM은 다양한 기술적 어려움에 봉착해 있습니다. 작은 interposer 위에서 bandwidth, power, capacity를 증가시키는 일은 기술적 한계에 이르러 있으며 발열 및 신뢰성 이슈도 심각해지고 있습니다. 이 강연은 SKhynix의 HBM 개발 과정을 돌아보고, 당면한 기술적 과제들과 향후 HBM의 발전 방향을 논의합니다. 그리고 PiM 및 3D solution 등 HBM 이후의 memory solution에 대해서도 간략히 다루도록 하겠습니다.

Myeong-Jae Park received the B.S., M.S., and Ph.D. degrees from Seoul National University, Seoul, South Korea, in 2003, 2006, and 2014, respectively. He joined SK hynix, Icheon, Korea in 2014 where he led the design of HBM2E, HBM3 and HBM3E. He is currently in charge of the HBM Design division as the vice president.
Prior to joining SK hynix, Dr. Park was with Anapass, Inc., Seoul, Korea as Principal Engineer from 2006 to 2010 where he invented AiPi(Advanced intra-panel interface).
His research interests include 3D-DRAM, low-power mixed signal systems and their design methodologies.