Chip Design Contest(CDC)

A Low-Reference-Spur and Low-Jitter D-Band PLL with Complementary Power-Gating Injection-Locked Frequency-Multiplier-Based Phase Detector

• 논문번호 : 202503050
• 주저자 : 김재호
• 소속 : 서울대학교
• 지도교수 : 최재혁
• 전시담당자 : 김재호(jaehokim@snu.ac.kr)