Chip Design Contest(CDC) A Low-Jitter Fractional-N Sampling PLL Using a Nonlinearity-Replication Technique 논문번호 : 202503046 주저자 : 신유환 소속 : KAIST 지도교수 : 최재혁 전시담당자 : 신유환(yuhwan.shin@kaist.ac.kr) 포스터 :
