Chip Design Contest(CDC) A 45-fsrms-Jitter D-Band Frequency Synthesizer Using a Subsampling PLL and a Harmonic-Boosting Frequency Multiplier 논문번호 : 202503044 주저자 : 정서희 소속 : 서울대학교 지도교수 : 최재혁 전시담당자 : 정서희(seoheejung@snu.ac.kr) 포스터 :
