Chip Design Contest(CDC)

Area and Power-Efficient PLL Design in 30 nm FD SOI Technology: Compactness, Low Power, and Enhanced Locking Range

• 논문번호 : 202503018
• 주저자 : Yusuf A. Moallim
• 소속 : 인하대학교
• 지도교수 : 서영교
• 전시담당자 : Yusuf A. Moallim(Yusuf.a.moallim@gmail.com)