Chip Design Contest(CDC)

A 0.7-pJ/b 12.5-Gb/s Reference-Less Subsampling Clock and Data Recovery Circuit

• 논문번호 : 202403030
• 주저자 : 이윤상
• 소속 : 인천대학교
• 지도교수 : 송준영
• 전시담당자 : 이윤상(lyslys1027@inu.ac.kr)