Chip Design Contest(CDC)

A Comprehensive Power-Supply-Induced Jitter Mitigation Scheme for HBM Interfaces Using a Strobe-Triggered Digital LDO and Local Replica Regulators Achieving 10.7mV Voltage Droop and 1.4ns Settling Time

• 논문번호 : 202603012
• 주저자 : 한명호
• 소속 : 서울대학교
• 지도교수 : 최재혁
• 전시담당자 : 한명호(myeongho@snu.ac.kr)